PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-017166

(43) Date of publication of application: 22.01.1999

(51)Int.Cl.

H01L 29/78

(21)Application number: 09-165800

(71)Applicant: NEC CORP

(22)Date of filing:

23.06.1997


(72)Inventor: ONO ATSUKI

(54) MANUFACTURING FOR SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device, in which an air gap for reducing effectively a parasitic capacity is formed with good controllability in a simple method.

SOLUTION: An element separation region 2 and a channel region 3 are formed on a silicon substrate 1, and a gate electrode 5 is formed with a gate oxide film 4 in between. A silicon nitride film 7 and a silicon oxide film 8 are formed all over the substrate 1. In an etching—back step, first and second side walls 7A and 8A are formed. The first side wall 7A made of nitride film is partly etched by phosphorous to form a groove 9. Then, an oxide film 10 is formed all over thereon.



LEGAL STATUS

[Date of request for examination]

23.06.1997

[Date of sending the examiner's decision of

18.01.2000

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-17166

(43)公開日 平成11年(1999)1月22日

(51) Int.Cl.⁶

識別記号

H01L 29/78

FΙ

H01L 29/78

301G

審査請求 有 請求項の数6 OL (全 6 頁)

(21)出願番号

特願平9-165800

(22)出願日

平成9年(1997)6月23日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 小野 篤樹

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】寄生容量を低減する為のエアギャップを制御性 よく形成するのが困難である。

【解決手段】シリコン基板1に素子分離領域2、チャネル領域3を形成した後、ゲート酸化膜4を介してゲート電極5を形成し、次で全面に窒化シリコン膜7、酸化シリコン膜8を形成し、エッチバックして第1及び第2のサイドウォール7A.8Aを形成し、次でリン酸で窒化膜からなる第1のサイドウォール7Aを部分的にエッチングして溝9を形成し、次で全面に酸化膜10を形成する。



【特許請求の範囲】

【請求項1】 半導体基板上にゲート酸化膜を介して多結晶シリコンからなるゲート電極を形成する工程と、このゲート電極を含む全面に第1の絶縁膜と第2の絶縁膜とを順次形成する工程と、前記第2及び第1の絶縁膜をエッチバックし前記ゲート電極の側面に第2及び第1のサイドウォールを形成する工程と、前記第1のサイドウォールの露出面を部分的にエッチングし溝を形成する工程と、全面に第3の絶縁膜を形成し前記溝部にエアギャップを形成する工程とを含むことを特徴とする半導体装置の製造方法。

【請求項2】 第1の絶縁膜は窒化シリコン膜であり第2及び第3の絶縁膜は酸化シリコン膜である請求項1記載の半導体装置の製造方法。

【請求項3】 半導体基板上にゲート酸化膜を介して多結晶シリコンからなるゲート電極を形成する工程と、このゲート電極を含む全面に第1の絶縁膜を形成する工程と、この第1の絶縁膜の表面を熱処理したのち全面に第2の絶縁膜を形成する工程と、前記第2及び第1の絶縁膜をエッチパックし前記ゲート電極の側面に第2及び第1のサイドウォールを形成する工程と、前記第1のサイドウォールの露出面を部分的にエッチングし溝を形成する工程と、全面に第3の絶縁膜を形成し前記溝部にエアギャップを形成する工程とを含むことを特徴とする半導体装置の製造方法。

【請求項4】 第1の絶縁膜は窒化シリコン膜であり第2及び第3の絶縁膜は酸化シリコン膜である請求項3記載の半導体装置の製造方法。

【請求項5】 酸化性雰囲気により第1の絶縁膜の表面を熱処理する請求項3記載の半導体装置の製造方法。

【請求項6】 酸化性雰囲気として酸素またはN2 Oガスを用いる請求項5記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法に関し、特に、高集積で寄生容量の低減された半導 体装置の製造方法に関する。

[0002]

【従来の技術】半導体装置の大規模化に伴い、半導体素子は微細化されてきている。微細化に伴って半導体素子の性能は、その寄生成分、即ち、寄生抵抗や寄生容量によって影響を受けるようになる。大規模な集積回路の高速動作が必要となる。即ち、半導体素子は高速でスイッチング動作しなくてはならないが、これは、基本的にはスイッチング素子としての半導体素子の抵抗と、その半導体素子に接続しているゲート容量の積、即ち、CR時定数が小さいほど高速動作が可能となる。つまり、半導体素子を微細化することによって、このCR時定数を小さくすることで、高速化という性能向上をし

ているわけである。

【0003】しかし、実際には、寄生抵抗や寄生容量が存在し、これらが、素子の微細化とともに低減されないので、回路性能は微細化したほど向上しないといった事態が生じてくる。例えば、寄生容量に関しては、ゲート電極とソース・ドレイン領域である拡散層領域との間のフリンジ容量が大きな問題となってきている。

【0004】これに対して、このゲート電極とソース・ドレイン間の寄生容量を低減するMOSFET構造として、特開平7-193233号公報に示されるように、エアギャップを形成する構造が提案されている。

【0005】このトランジスタは図3に示すように、Si基板上にゲート絶縁膜を介して側壁Si3N4膜を設けたゲート電極20を形成し、イオン注入によりソース・ドレイン30を形成したのち選択エピタキシャルでソース・ドレイン上にせり上げ部を作り、次でSi3N4膜を除去したのちCVD酸化膜70を堆積し、Si3N4膜除去部を真空とするものである。

【0006】この構造では、MOSFETのサイドウォール部が除去されており、ゲート・ソース・ドレイン間のフリンジ容量は比誘電率が3.9の酸化膜が詰まっている場合よりも低減でき、その結果寄生容量が低減する。また、選択Si成長技術を用いない方法として、1996 シンポジウム オン VLSI テクノロジー、ダイゲスト オブ テクニカル ペーパーズ (1996 SymposiumOn VLSI Technology, Digest of technical papers)に東郷らが報告したように、MOSFETのサイドウォールをエッチングしてゲート多結晶シリコンの周囲に隙間、即ち、エアギャップを形成する構造がある。以下図4を用いて説明する。

【0007】まず図4 (a) に示すように、シリコン基板1上にゲート酸化膜4を介してゲート電極5を形成したのち、その側面に窒化シリコン膜17からなる第1のサイドウォールを形成する。次で図4 (b) に示すように、第1のサイドウォールの側面に酸化シリコン膜18からなる第2のサイドウォールを形成する。次に図4

(c) に示すように、第1のサイドウォールをエッチングし、ゲート電極5の周囲にエアギャップ11Aを形成する。

[0008]

【発明が解決しようとする課題】しかし、図3に示した前者の方法では、ソース・ドレイン領域にS;選択成長を用いなくてはならず、工程が複雑になる。又、現状のS;選択成長技術では、酸化膜表面と、S;表面とで選択性を上げるためには、成長領域端でファセットが生じて図に示されたようなエアギャップが生じにくくなるというデメリットがある。従って、工程を極端に複雑にせずに、ゲート電極と、ソース・ドレイン間のフリンジ容量を低減すべくエアギャップを形成することが必要であ

る。

【0009】一方、図4に示した後者の方法では、エッチングをゲート多結晶Si電極の縁の細い隙間、即ち、アスペクトレシオの高い領域に対して行わなければならず、制御性よくエアギャップ11Aを形成することは極めて困難である。

【0010】前述したように、回路の高性能化のためには、寄生容量を低減することが、必須である。但し、この低減の実現に素子の製造プロセスは複雑になっても、また、製造の際のプロセスウィンドーが狭くなってもいけない。従って、本発明の目的は、より簡便な方法で効果的に寄生容量を低減する為のエアギャップを制御性よく形成することのできる半導体装置の製造方法を提供することにある。

[0011]

【課題を解決するための手段】第1の発明の半導体装置の製造方法は、半導体基板上にゲート酸化膜を介して多結晶シリコンからなるゲート電極を形成する工程と、このゲート電極を含む全面に第1の絶縁膜と第2の絶縁膜を順次形成する工程と、前記第2及び第1の絶縁膜をエッチバックし前記ゲート電極の側面に第2及び第1のサイドウォールを形成する工程と、前記第1のサイドウォールの露出面を部分的にエッチングし溝を形成する工程と、全面に第3の絶縁膜を形成し前記溝部にエアギャップを形成する工程とを含むことを特徴とするものである。

【0012】第2の発明の半導体装置の製造方法は、半導体基板上にゲート酸化膜を介して多結晶シリコンからなるゲート電極を形成する工程と、このゲート電極を含む全面に第1の絶縁膜を形成する工程と、この第1の絶縁膜の表面を熱処理したのち全面に第2の絶縁膜を形成する工程と、前記第2及び第1のサイドウォールを形成する工程と、前記第1のサイドウォールを形成する工程と、前記第1のサイドウォールの露出面を部分的にエッチングし溝を形成する工程と、全面に第3の絶縁膜を形成し前記溝部にエアギャップを形成する工程とを含むことを特徴とするものである。

【0013】本発明では、多層化されたサイドウォールとして、エッチングの際に選択比のある材料を用いること、ゲートのフリンジ容量を低減するには、ゲート端のみにエアギャップを形成すればよいことから、ゲート電極に接する部分に窒化シリコン膜、続いて酸化シリコン膜のような二重のサイドウォールを形成し、ゲート電極の側面のみに窒化シリコン膜が部分的に残るようにエッチングし、その後更に、通常の層間膜形成プロセスで用いられているような、堆積温度の低い条件で酸化シリコン膜を堆積することで、ゲート電極端部にエアギャップを形成する。

[0014]

【発明の実施の形態】次に本発明について図面を用いて

説明する。図1 (a) \sim (d) は本発明の第1の実施の 形態を説明する為の半導体チップの断面図であり、本発明をn型MOSFETに適用した場合である。p型のMOSFETに対しても同様に実施できる。

【0015】まず、図1(a)に示すように、p型シリコン(Si)基板1に素子分離領域2を形成した後、p型導電層のウェル及びしきい値を0.5V程度にするようp型のチャネル領域3を形成し、更に熟酸化方法によって厚さ5nmのゲート酸化膜4を形成する。更に、多結晶シリコン膜を200nmの厚さに化学的気相法(CVD法)によって堆積しパターニングしてゲート電極5を形成したのちLDD領域6を形成する。素子分離領域2は、基板Siを300~400nmほどエッチングし、CVD法によって酸化膜で埋め込み、更に、膜の平坦化のため化学的機械研磨(CMP)法を行うことで形成される。

【0016】ゲート電極用の多結晶Si 膜のエッチングは、ゲート酸化膜 4に対して選択比の十分取れる反応性イオンエッチングにて行われる。LDD領域6は、この n型MOSFETの場合、不純物としてひ素(As)を例えば、注入エネルギー15keVでドーズ量を 1×1 0 14 cm $^{-2}$ の条件で、イオン注入法によって形成される。

【0017】次に図1(b)に示すように、CVD法に よって窒化シリコン膜7を10~30nm堆積する。こ の後、酸素(又はN2 O)雰囲気中で高温急峻酸化を行 う。この工程は、後の工程であるCVD法による酸化膜 の密着性をよくするためで、常圧の酸素雰囲気中で10 00℃、10秒ほど行う。密着性が問題にならない場合 は、この工程を省略することができる。更に、CVD法 によって酸化シリコン膜8を60~80nm堆積する。 この酸化膜堆積はゲート電極5に対してカバレッジをよ くするため基板温度を700~800℃にて行われる。 【0018】次に図1(c)に示すように、酸化シリコ ン膜8と窒化シリコン膜7を等方性エッチング法によっ てエッチバックし、第1のサイドウォール7A及び第2 のサイドウォール8Aを形成する。このエッチバックの エッチングはゲート電極5である多結晶Siの表面が露 出するまで行われる。ついでこの構造に対してリン酸 (液温約65℃程度)で窒化膜の第1のサイドウォール 7Aの露出面が10~30nmエッチングされる分だけ エッチングする。このエッチングによってゲート酸化膜 端部の窒化シリコン膜及びゲート電極側壁上部の窒化シ

【0019】次に図1(d)に示すように、この状態でソース・ドレイン領域である高濃度のn型拡散層6Aをイオン注入法によって形成する。イオン注入はAsを注入エネルギー50keVでドーズ量5×10¹⁵cm⁻²程度によって行われる。その後、不純物の活性化のため高温急峻熱処理(RTA)を窒素雰囲気中で1000℃、

リコン膜のみがエッチングされ溝9が形成される。

10秒行うことで、n型拡散層が形成される。ついで、酸化膜10を、CVD法により比較的低温(例えば基板温度400℃程度)で60~100nm堆積する。この酸化膜成長において、堆積温度を低くすることでカバレッジが悪くでき、ゲート酸化膜端部には酸化膜が堆積されず、エアギャップ11が形成される。

【0020】その後で、更に、平坦性のよい酸化膜(例えば、リンやボロンを含むBPSGなど)をCVD法によって堆積し、コンタクト孔を開けて電極を形成する工程は従来の技術と同様である。尚、上記の実施の形態においてはn型拡散層形成後すぐにカバレッジの悪い低温の酸化膜を堆積しているが、その前にゲート電極上及びn型拡散層上にシリサイドを形成する工程を行っても特に問題はない。

【OO21】図2(a)~(d)は本発明の第2の実施の形態を説明する為の半導体チップの断面図である。

【0022】まず図2(a)に示すように、第1の実施の形態と同様に操作し、p型Si基板1に素子分離領域2を形成した後に、p型導電層のウェル及びしきい値を0.5 V程度にするようp型のチャネル領域3を形成し、更に熱酸化方法によって厚さ5nmのゲート酸化膜4を形成し、更に、ゲート電極となる多結晶シリコン膜を200nmの厚さに化学的気相法(CVD法)によって堆積し、ゲート電極5とLDD領域6を形成する。素子分離領域2は、基板Siを300~400nmほどエッチングし、CVD法によって酸化膜で埋め込み、更に、膜の平坦化のため化学的機械的研磨(CMP)法を行うことで形成される。

【0023】ゲート電極用の多結晶Siのエッチングは、ゲート酸化膜4に対して選択比の十分取れる反応性イオンエッチングにて行われる。LDD6領域は、この n型MOSFETの場合、不純物としてひ素(以下 As)を例えば、注入エネルギー15keVでドーズ量を 1×10^{14} cm $^{-2}$ の条件で、イオン注入法によって形成される。

【0024】この後、CVD法によって窒化膜7を10~30nm堆積する。この後、酸素雰囲気中で高温急峻酸化を行う。この工程は、後の工程であるCVD法による酸化膜の密着性をよくするためで、常圧の酸素雰囲気中で1000℃、10秒ほど行う。続いて、CVD法によって酸化膜8を60~80nm堆積する。この酸化膜堆積はカパレッジをよくするため基板温度を700~80℃にて行われる。更に、サイドウォール形成のため等方性エッチング法によってエッチパックし、第1のサイドウォール7A及び第2のサイドウォール8Aを形成する。このエッチパックのエッチングは、ゲート電極5である多結晶Siの表面が露出するまで行われる。

【0025】次に図2(b)に示すように、リン酸(液温約65℃程度)で窒化膜の第1のサイドウォール7Aが10~30nmエッチングされる分だけエッチングす

る。このエッチングによってゲート酸化膜端部の窒化膜 及びゲート電極側壁上部の窒化膜のみがエッチングされ 溝9が形成される。

【0026】次に図2(c)に示すように、酸化膜10をCVD法で堆積する。この時、酸化膜10はゲート電極に対してカバレッジがあまりよくない条件、即ち、400℃程度の比較的低温で10~30nmほど形成する。その結果、先に部分的に窒化膜をエッチングした領域は、この酸化膜によって埋め戻されず、エアギャップ11を生じる。

【 O O 2 7 】次に図2 (d) に示すように、再び、ゲート電極の多結晶シリコンが露出するまでエッチバックを行い、酸化膜からなる第3のサイドウォール 1 O A を形成する。

【0028】その後、ソース、ドレイン領域を形成するべく、イオン注入及び、その活性化は通常の工程と同様である。また、配線を形成する工程、即ち、平坦性のよい酸化膜(例えば、リンやボロンを含むBPSGなど)をCVD法によって堆積し、コンタクト孔を開けて電極を形成する工程等は従来の技術と同様である。

【0029】この第2の実施の形態では、第1の実施の形態に比べて、酸化膜10のエッチバックの分工程が増える反面、ソース・ドレインの拡散層形成後に通常行われるシリサイド形成プロセスにおいて、エアギャップ領域が酸化膜10のサイドウォールによって覆われるので、トランジスタの信頼性は第1の実施の形態の場合より向上するという利点を持つ。

[0030]

【発明の効果】以上説明したように本発明によれば、選択Si成長技術を用いることなく、又、アスペクトレシオの大きい領域のエッチングに頼ることなく、効果的に寄生容量を低減するエアギャップを制御性良く形成できる為、寄生容量の低減された半導体装置の製造方法が得られる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態を説明する為の半導体チップの断面図。

【図2】本発明の第2の実施の形態を説明する為の半導体チップの断面図。

【図3】従来の技術を説明する為の半導体チップの断面 図。


【図4】他の従来の技術を説明する為の半導体チップの 断面図。

【符号の説明】

- 1 シリコン基板
- 2 素子分離領域
- 3 チャネル領域
- 4 ゲート酸化膜
- 5 ゲート電極
- 6 LDD領域

6 A n型拡散層
7、17 窒化シリコン膜
7 A 第1のサイドウォール
8、18 酸化シリコン膜
8 A 第2のサイドウォール
9 溝
10 酸化膜

【図1】



10A 第3のサイドウォール11,11A エアギャップ


20 ゲート電極

30 ソース・ドレイン

40 真空

70 CVD酸化膜

【図2】



【図3】

